TSMC поліпшила технологію упаковки чіпів

2018-11-01 08:00
SMC активно застосовує метод 2,5 D-упаковки чипів CoWoS (chip on wafer on substrate), за допомогою якого, наприклад, компанія випускає GPU NVIDIA Volta з пам\'яттю HBM на спільній основі.

© 2010 - 2024. Всі права захищено.